Sequenzielle Logikssysteme

ZIELE

  • Verständnis der Funktionsweise von zustandsbasierten sequenziellen Logiksystemen
  • Verständnis und Anwendung der Grundelemente von sequenzieller Digitallogik (Register, FLIP-FLOPs)
  • Unterscheidung von Daten-, Takt-, und Taktflanken gesteuerten Speichern

Sequenzielle Logik

  • Sequenzielle Logik besteht aus:

    • Kombinatorischer Logik
    • Speicherelementen

  • Die Ausgangssignale solcher Logik hängen von den aktuellen Eingangangssignalen E (Eingangszuständen) und zusätzlich von Signalen (Zuständen) aus der Vergangenheit ab.

figseq1

Abb. 1. Allgemeine Struktur eines sequenziellen Logiksystems.

Sequenzielle Logik

  • Das aktuelle Ausgangssignal O bzw. eine logische Funktion davon wird zeitlich verzögert der kombinatorischen Logik durch Rückkopplung wieder zugeführt.
    • Die Speicherelemente werden als Zustandsspeicher des Systems bezeichnet. Man unterscheidet den aktuellen Zustand Zn des Systems und den nächsten Zustand Zn+1 des Systems:
\[\begin{gathered} Z_{n+1} = f(Z_n, E_{n+1}) \hfill \\ Z_n = f(Z_{n−1},E_n), O_n = g(Z_n) \hfill \\ \end{gathered} \]
  • Man unterscheidet synchrone und asynchrone sequenzielle Systeme.
    • Synchrone Systeme ändern ihren Zustand nur zu bestimmten Zeitpunkten. D.h. synchrone Systeme sind taktgesteuert.
    • Asynchrone können ihren Zustand jederzeit (zeitkontinuierlich) ändern.

Sequenzielle Logik

  • Der Zustandsspeicher eines asynchronen Systems kann mit selbst steuernden Latches, der eines synchronen Systems mit taktgesteuerten FLIP-FLOPs implementiert werden.

  • Der Entwurf synchroner Schaltungen ist deutlich einfacher als bei asynchronen. Bei synchronen Systemen übernehmen die Speicherelemente nur zu bestimmten Zeitpunkten oder Intervallen die Daten.

Synchrone Logiksysteme

  • Ein Algorithmus ist eine Sequenz von Berechnungsschritten

  • Sequenzielle Datenverarbeitung wird in synchronen Systemen mit einer globalen Zeitreferenz - dem Takt (Clock) - gesteuert.

  • Der längste kombinatorische Pfad (die Verzögerung) zwischen zwei Registern bestimmt kürzeste Taktzykluszeit (1/Taktfrequenz)

  • Synchrone RT Systeme bestehen aus einer Folge von Registerebenen verbunden durch kombinatorische Logikblöcke

    figrtl1[Jordi Cortadella et al., 2002]

    Abb. 2. Allgemeine Architektur von synchronen RT Sytstemen

Asynchrone Logiksysteme

  • Asynchrone Logik arbeitet selbst gesteuert ohne globale Zeitreferenz (self-timed, speed-independent, delay-insensitive)
  • Längste Laufzeit eines kombinatorischen Digitallogikteils zwischen zwei Registern ist nicht mehr bestimmend für das gesamte System!
  • Asynchrones System: Module die über ein Handshake Protokoll (Anfrage REQ - Bestätigung der Verarbeitung ACK) kommunizieren